FPGA AI Suite
FPGA AI Suite les permite a los diseñadores de FPGAs, ingenieros de aprendizaje automático y desarrolladores de software crear plataformas FPGA de IA optimizadas de forma eficiente. Las utilidades del paquete aceleran el desarrollo de FPGAs para inferencia de IA mediante marcos de trabajo conocidos y populares de la industria, como TensorFlow o PyTorch y el kit de herramientas OpenVINO™, además de aprovechar los flujos de desarrollo de FPGAs sólidos y probados con el software Quartus® Prime.
FPGA AI Suite
Beneficios
Alto desempeño
Agilex™ 7 FPGA serie M puede lograr un desempeño teórico máximo de 88,5 INT8 TOPS, o 3.679 fotogramas Resnet-50 por segundo al 90 % FPGA utilización.1
Bajo costo total de propiedad con fácil integración de sistemas
Integre PI de IA con otros componentes a nivel de sistema para lograr una huella de carbono reducida, menor consumo energético y latencia más baja.
Compatibilidad con front-end de IA
Use su front-end favorito de IA, como TensorFlow, Caffe, Pytorch, MXNet, Keras y ONNX.
Flujos simples y estándares
Cree y agregue PI de inferencia de IA a los diseños actuales o nuevos de FPGA con el software Quartus® Prime o Platform Designer.
Acceso a modelos preentrenados
FPGA AI Suite es compatible con la mayoría de los modelos en Open Model Zoo.
Conversión fluida de modelos preentrenados
El kit de herramientas OpenVINO™ convierte modelos de la mayoría de los marcos de trabajo estándar en representaciones intermedias.
Generación de PI de IA optimizada con tan solo presionar un botón
FPGA AI Suite genera de forma fluida PI de inferencia de IA óptima a partir de modelos de IA preentrenados mediante una barrida del espacio de diseño para usar los recursos de la mejor manera con el fin de alcanzar los objetivos de desempeño.
Validación temprana de modelos sin hardware
La emulación de software con precisión2 de bits de la IP de inferencia de IA está disponible a través de la interfaz del complemento OpenVINO, lo que permite una evaluación más rápida de la precisión del modelo sin hardware.
Flujo de desarrollo de inferencia de IA mediante FPGA
El proceso de desarrollo combina a la perfección un flujo de trabajo de hardware y software en uno genérico integral de IA. A continuación, se indican los pasos:
1. OpenVINO Model Optimizer convierte su modelo preentrenado en archivos de red de representación intermedia (.xml) y archivos de ponderación y sesgos (.bin).
2. El compilador de FPGA AI Suite se usa para lo siguiente:
- Proporcionar un área estimada o métricas de desempeño para un archivo de arquitectura determinado, o producir un archivo de arquitectura optimizado. (La arquitectura hace referencia a los parámetros de PI de inferencia, como el tamaño de la matriz de PE, las precisiones, las funciones de activación, los anchos de la interfaz, los tamaños de las ventanas, etc.)
- Compilar los archivos de red en un archivo .bin con particiones de red para la FPGA y la CPU (o ambas), junto con ponderaciones y sesgos.
3. La aplicación de inferencia del usuario importa el archivo .bin compilado en la herramienta de tiempo de ejecución.
- Las interfaces de programación de aplicaciones (API) en herramientas de tiempo de ejecución incluyen la API del motor de inferencia (CPU y FPGA de particiones en herramienta de tiempo de ejecución, inferencia de agenda) e IA de FPGA (memoria DDR, bloques de hardware de FPGA).
4. Los diseños de referencia están disponibles para demostrar las operaciones básicas de importación de .bin y ejecución de inferencia en FPGA con CPUs host compatibles (procesadores x86 y Arm), así como operaciones de inferencia sin host.
5. Se puede acceder a la emulaciónde software de la FPGA IP de AI Suite a través de la interfaz del complemento OpenVINO, lo que permite una evaluación más rápida de la precisión de FPGA PI de IA sin acceso al hardware (disponible solo para FPGA Agilex™ 5).
Notas:
Dispositivos compatibles: Agilex™ 5 FPGA, Agilex™ 7 FPGA, Cyclone® 10 GX FPGA Arria® 10 FPGA
Redes, capas y funciones3 de activación probados:
- ResNet-50, MobileNet v1/v2/v3, YOLO v3, TinyYOLO v3, UNET, i3d
- 2D Conv, 3D Conv, Fully Connected, Softmax, BatchNorm, EltWise Mult, Clamp
- ReLU, PReLU, Tanh, Swish, Sigmoide, Recíproco
Arquitecturas a nivel del sistema
FPGA AI Suite es flexible y configurable para diversos casos de uso a nivel del sistema. La Figura 1. enumera las formas comunes de incorporar PI de FPGA AI Suite en un sistema. Los casos de uso abarcan diferentes sectores: plataformas integradas optimizadas, aplicaciones con CPUs host (procesadores Intel® Core™, procesadores Arm) y entornos de centros de datos con procesadores Intel® Xeon®. Admite diseños sin host y procesadores softcore, como los procesadores Nios® V.
Figura 1: Topologías típicas del sistema Intel® FPGA AI Suite
Descarga de la CPU
Acelerador de IA
Descarga de la CPU multifunción
Acelerador de IA + función de hardware adicional
Ingreso y procesamiento en línea + IA
Acelerador de IA + ingreso y transmisión de datos en línea
FPGA de sistema integrado en chip incorporada + IA
Acelerador de IA + ingreso y transmisión de datos en línea + función de hardware +
Procesadores Arm o Nios® V integrados
FPGA viaje guiado por diseño de IA
Explore el Viaje guiado de diseño de IA en FPGA, que proporciona orientación paso a paso para el desarrollo de diseños de propiedad intelectual (PI) con IA.
Empiece a diseñar
Conozca más sobre FPGAi
Explore los recursos, documentos técnicos e historias de éxito de FPGAi
Más información
¿Por qué las FPGAs son especialmente buenas para implementar IA?
Lea sobre los casos de uso emergentes de la inferencia de IA en FPGA en el edge y en aplicaciones de IA personalizadas y sobre las soluciones de software y hardware para la IA de FPGAs en el edge.
Lea la documentación técnica
Información sobre productos y desempeño
El desempeño varía según el uso, la configuración y otros factores. Más información en www.Intel.com/PerformanceIndex.
Los resultados de desempeño se basan en pruebas realizadas a las fechas indicadas en las configuraciones y es posible que no reflejen todas las actualizaciones que están a disposición del público. Consulte las copias de seguridad para conocer los detalles de la configuración. Ningún producto o componente puede ser absolutamente seguro.
Sus costos y resultados pueden variar.
Las pequeñas diferencias de redondeo entre la emulación de software y el hardware generalmente darán lugar a discrepancias inferiores a dos unidades de menor precisión (ULPs).