Puedes utilizar este kit de desarrollo para hacer lo siguiente:

  • Desarrollar y probar diseños de PCI Express* (PCIe) a velocidades de datos de hasta Gen3 utilizando la placa de desarrollo compatible con el factor de forma de la tarjeta corta PCIe.
  • Desarrollar y probar subsistemas de memoria para memorias DDR3 o QDR II.
  • Utilizar los conectores de la tarjeta mezzanine de alta velocidad (HSMC) para hacer interconectar con uno de los más de 35 HSMCs diferentes proporcionados por empresas aprobadas, compatibles con protocolos como Serial RapidIO®, 10 Gbps Ethernet, SONET, CPRI, OBSAI y otros.
Notas:

El comprador declara que es un desarrollador de productos, un desarrollador de software o un integrador de sistemas y reconoce que este producto es un kit de evaluación que no está autorizado por la FCC, que está disponible solo para la evaluación y el desarrollo de software y que no puede ser revendido.

Puedes comprar tarjetas secundarias opcionales compatibles con la interfaz del conector HSMC, adaptadores o cables para usar con tu kit de desarrollo.

Contenido del kit de desarrollo

El kit de desarrollo DSP, Stratix® V Edition cuenta con lo siguiente:

  • Placa de desarrollo de FPGA Stratix® V GS
  • Dispositivo presentado:
  • FPGA Stratix® V GS: 5SGSMD5K2F40C2N
  • Elementos de configuración, estado y ajuste
  • JTAG
  • Cable USB-BlasterTM II integrado
  • Configuración paralela pasiva rápida (FPP) mediante el dispositivo MAX® V y la memoria flash
  • Un botón pulsador de configuración de restablecimiento
  • Un botón pulsador para restablecer la CPU
  • Dos botones pulsadores de configuración
  • Relojes
  • Osciladores programables de 50 MHz y 125 MHz
  • Entrada SMA (LVPECL)
  • Entradas y salidas generales de usuario
  • PHY Ethernet (SGMII) de 10/100/1000Mbps con conector RJ-45 (cobre)
  • LCD de 16x2 caracteres
  • Un interruptor de paquete en línea dual (DIP) de 8 posiciones
  • Dieciséis LEDs de usuario
  • Tres botones pulsadores para el usuario
  • Dispositivos de memoria
  • DDR3 SDRAM (1152 MB, x72 bits de ancho)
  • SRAM QDR II+ (4,5 MB, 2 Mb x18 bit de ancho)
  • Huella de memoria compatible con QDR II 4 Mb x18 bit de ancho.
  • RLDRAM II (CIO RLDRAM II de 72-Mbyte con un bus de datos de 18 bits)
  • Componentes e interfaces
  • Conector de perímetro PCIe x8
  • Dos conectores HSMC
  • SMB para entradas y salidas de la interfaz digital serial (SDI)
  • Jaula óptica QSFP
  • PHY Ethernet (SGMII) de 10/100/1000Mbps con conector RJ-45 (cobre)
  • Alimentación
  • Entrada CC de laptop
  • Conector periférico PCIe
  • Servidor web del procesador Nios® II y actualización remota del sistema
  • Tarjetas HSMC de depuración y de bucle invertido
  • Adaptador de corriente y cables
  • Contenido de software del kit de desarrollo FPGA Stratix® V GS
  • Documentación completa
  • Guía del usuario
  • Manual de referencia
  • Archivos de diseño y esquemas de la placa
  • Sistema de prueba de la placa basado en GUI
  • Incluye proyectos completos de software de diseño Intel® Quartus® Prime con RTL de código abierto
  • Portal de actualización de la placa
  • Incluye proyectos completos de software de diseño Intel® Quartus® Prime con RTL de código abierto
  • Software de diseño Intel® Quartus® Prime, Development Kit Edition (DKE)
  • Licencia para utilizar la versión completa del software de diseño Intel® Quartus® Prime durante un año