Kits de desarrollo de FPGA Cyclone® V GT

Este kit es compatible con una variedad de funciones, por ejemplo:

• Elaoración de prototipos de FPGA
• Medición de energía de la FPGA
• Desempeño de E/S transceptor de hasta 5.0 Gbps
• PCI Express* (PCIe) Gen2 x4 (a 5.0 Gbps por línea)
• Compatibilidad con puerto raíz o terminal

Nota:

El comprador declara que es un desarrollador de productos, un desarrollador de software o un integrador de sistemas y reconoce que este producto es un kit de evaluación que no está autorizado por la FCC, que está disponible solo para la evaluación y el desarrollo de software y que no puede ser revendido.

Contenido del kit de desarrollo

El kit de desarrollo de FPGA Cyclone® V GT cuenta con lo siguiente:

• Placa de desarrollo de FPGA Cyclone® V GT
  
• Dispositivos destacados
• Cyclone® V GT FPGA—5CGTFD9E5F35C7N
• CPLD MAX® V—5M2210ZF256 (controlador de sistemas)
• CPLD MAX® II—EPM570GT100C3N (USB Blaster™ II en la placa)
• CPLD MAX® II: EPM570ZM100 (espacio de ASSP CPLD)
• Configuración
• USB-Blaster™ II integrado (JTAG)
• Paralelo pasivo rápido (PFL)
• Intel EPCQ—EPCQ256SI16N (dispositivo de configuración en serie cuádruple)
• Dispositivos de memoria
• SDRAM DDR3 de controlador de memoria física (HMC) de 384 MB x40 con código de corrección de errores (ECC)
• SDRAM DDR3 de controlador de memoria soft (SMC) de 512 MB x64
• Flash de sincronización de 1 Gb x16
• Puertos de comunicación estándar
• Conector periférico PCIe x4
• Gigabit Ethernet (GbE)
• Una salida de reloj SMA
• Dos conectores de tarjeta mezzanine de alta velocidad (HSMC), cada uno con cuatro canales de transceptor serie de alta velocidad
• Un canal de interfaz serie digital (SDI) —1 SMB para RX y 1 SMB para TX
• Canal compartido con HSMA mediante opción de relleno de resistor
• Botones de pulsador, interruptores DIP y LEDs
• Reloj
• Generador de reloj programable para entradas de reloj de referencia de FPGA
• Oscilador LVDS de 125 MHz para entradas de reloj de referencia de FPGA
• 148.5/148.35 MHz LVDS VCXO para entradas de reloj de referencia de FPGA
• Oscilador de un solo extremo de 50 MHz para FPGA CPLD MAX® V
• Oscilador de un solo extremo de 100 MHz para entrada de reloj de configuración de CPLD MAX® V
• Entrada SMA (LVPECL)
• Alimentación
• Adaptador de entrada de CC de laptop 14 – 20 V
• Conector periférico PCIe
• Circuito de monitoreo de sistema
• Alimentación (voltaje, corriente y vatios)
• Emisiones
• Tamaño estándar de tarjeta PCIe (4,376" x 6,600")
• Contenido del software del kit de desarrollo de FPGA Cyclone® V GT (se puede descargar de la Tabla 2)
• Ejemplos de diseño
• Diseño de referencia y loop back de PCIe
• Sistema de prueba de placas (BTS)*
• Portal de actualización de placa (BUP)*
• Incluye procesador soft Nios® II integrado y Ethernet
• Documentación completa (ver Tabla 2)
• El kit de FPGA Cyclone® V GT se entrega con una suscripción de 1 año a la Development Kit Edition (DKE) del software de diseño Intel® Quartus® Prime (solo plataforma Windows).