Kit de desarrollo de sistema integrado en chip (SoC) Arria® V e Intel® SoC FPGA Embedded Development Suite

Intel ha discontinuado el kit de desarrollo de sistema integrado en chip (SoC) Arria® V. Puedes encontrar más información sobre la discontinuación del producto en la notificación PDN1815. Para conocer los Intel® FPGA Development Kits actuales, visita la página Todos los kits de desarrollo.

Kit de desarrollo de sistema integrado en chip (SoC) Arria® V e Intel® SoC FPGA Embedded Development Suite

El kit de desarrollo de SoC Arria® V ofrece un enfoque rápido y sencillo para desarrollar diseños de SoC basados en procesadores Arm*. La trama de FPGA Arria® V basada en el transceptor de rango medio de las FPGAs Intel® ofrece el ancho de banda más alto con el consumo de energía total más bajo para aplicaciones de rango medio, como:

  • Unidades de radio remotas1
  • Tarjetas de línea 10G/40G1
  • Imágenes médicas
  • Equipos de estudio de difusión
  • Aceleración de las aplicaciones de procesamiento de imágenes y video1
  • Líneas de PCI Express* (PCIe) Gen2 x4 (puerto raíz o terminal)

1Tarjetas secundarias específicas de ciertas aplicaciones, disponibles por separado, que admiten una amplia variedad de estándares de E/S e interfaces

Tabla 1. Información de pedidos del kit de desarrollo de SoC Arria® V

Código de pedido

Precio

Datos de pedidos

DK-DEV-5ASTD5N

USD 3495

El kit de desarrollo de SoC Arria® V cuenta con un SoC 5ASTFD5K3F40I3N.

Nota:

El comprador declara que es un desarrollador de productos, un desarrollador de software o un integrador de sistemas y reconoce que este producto es un kit de evaluación que no está autorizado por la FCC, que está disponible solo para la evaluación y el desarrollo de software y que no puede ser revendido.

Contenido del kit de desarrollo

El kit de desarrollo de SoC Arria® V cuenta con lo siguiente:

  • Placa de desarrollo de SoC Arria® V ST
  • Dispositivos destacados
  • Arria® V ST SoC—5ASTFD5K3F40I3N (SoC)
  • MAX® V CPLD—5M2210ZF256C4N (controlador de sistema)
  • MAX® II CPLD—EPM570GF100 (Intel® FPGA Download Cable II integrado)
  • Fuentes de configuración de FPGA
  • Intel® FPGA Download Cable II integrado (JTAG)
  • Flash EPCQ (configuración serie activa x1 o x4)
  • Modo paralelo pasivo rápido (FPP) con flash
  • Sistema de procesador físico (HPS)
  • Memoria FPGA
  • SDRAM DDR3 2x 1024 MB de 32 bits
  • Flash sincrónica CFI 1x 512 Megabits (Mb)
  • Flash NOR 1x 256 Mb (EPCQ)
  • Interfaces de E/S de FPGA
  • 1 zócalo PCI Express* x4 Gen2
  • 2 puertos de tarjeta mezzanine de FPGA (FMC)
  • 2 puertos Ethernet 10/100
  • 2 puertos SPF+
  • 4 LEDs de usuario
  • 4 botones de pulsador para usuario
  • 4 interruptores DIP para usuario
  • Fuentes de arranque HPS
  • Flash QSPI de 512 Mb
  • Flash de tarjeta microSD extraíble
  • FPGA
  • Memoria HPS
  • 1 SDRAM DDR3 de 1024 megabytes (MB) con código de corrección de errores (ECC)
  • 1 memoria flash de interfaz serie periférica cuádruple (SPI cuádruple) de 512 Mb
  • Zócalo de tarjeta microSD con dispositivo flash de tarjeta microSD de 4 GB
  • Un EEROM serie I2C de 32 Kb
  • Interfaces de E/S HPS
  • 1 puerto Ethernet de 1 Gigabit (HPS)
  • 1 puerto USB 2.0 on-the-go (OTG) (HPS)
  • 2 UART RS-232 (a través de puerto mini-USB)
  • 1 reloj en tiempo real (con respaldo de batería)
  • 1 LCD de texto con dos líneas
  • 4 LEDs de usuario
  • 4 botones de pulsador para usuario
  • 4 interruptores DIP
  • Reloj
  • Generador de reloj programable con cuatro salidas para entradas de reloj de referencia de FPGA
  • Oscilador de cristal controlado por voltaje programable (VCXO) LVDS de 148.5 MHz para entrada de reloj de referencia de FPGA
  • Oscilador de un solo de 50 MHz para entrada de reloj de FPGA y FPGA MAX® V
  • Oscilador de un solo extremo de 100 MHz para entrada de reloj de configuración de FPGA MAX® V
  • Entradas de SMA para relojes de FPGA y HPS
  • Limpiador de distorsiones de reloj LMK04828
  • Alimentación
  • Adaptador de entrada CC de laptop 14-20 V
  • Circuito de monitoreo de sistema
  • Alimentación (voltaje, corriente vatios)
  • Emisiones
  • Dimensiones de la placa - 7,175" x 9"
  • Contenido del software del kit de desarrollo de FPGA Arria® V ST (se puede descargar de la Tabla 2)
  • Ejemplos de diseño
  • Sistema de prueba de placa (BTS)1
  • iseño de referencia de Golden System con servidor web del portal de actualización de placas
  • Documentación completa (ver Tabla 2)
  • Intel® SoC FPGA Embedded Development Suite Subscription Edition
  • Arm* Development Studio para Intel® SoC FPGA (Arm* DS para Intel® SoC FPGA) se vende por separado2, reemplazando a Arm* Development Studio 5 (Arm* DS-5) 
  • Herramientas de transferencia de hardware a software
  • Software de tiempo de ejecución de Linux para el desarrollo de aplicaciones
  • Bibliotecas de hardware de SoC para el desarrollo de firmware
  • Ejemplos de aplicaciones
  • Software Intel® Quartus® Prime, Development Kit Edition (DKE)
  • Licencia para utilizar la versión completa del software Intel® Quartus® Prime durante un año

Mira el video para obtener más información.

2  La licencia para Arm* DS para Intel® SoC FPGA se vende por separado: consulta el Centro de descarga para obtener más información.

Tabla 2. Documentación del kit de desarrollo de SoC Arria® V

Documento

Descripción

Versión

PDN1815

Notificación de discontinuación del producto

1,0

Guía del usuario del kit de desarrollo de SoC Arria® V (PDF)

Información sobre la instalación de la placa de desarrollo de SoC Arria® V y el uso del software incluido

1,0

Manual de referencia de la placa de desarrollo de SoC Arria® V (PDF)

Información detallada sobre los componentes e interfaces de la placa

1,0

Instalación del kit (ZIP)

Instalación completa de todos los archivos, entre ellos manual de referencia, guía del usuario, guía de inicio rápido, lista de materiales (BOM), circuito, PCB, esquemas, diseño de referencia de Golden System que incluye la aplicación web del portal de actualización de placas, ejemplos de diseño del sistema de prueba de placas y otros.

15.1.0