FPGA de SoC Cyclone® V SX
Cyclone® V SX FPGA está optimizada para un bajo costo y consumo de energía del sistema con el sistema de procesador ARM® Cortex-A9® MPCore integrado para lógica general y aplicaciones DSP.
FPGA de SoC Cyclone® V SX
Beneficios
Haga más con menos energía, tiempo de diseño y costo
Construida sobre la tecnología de proceso de bajo consumo (28LP) de 28 nm de TSMC, que incluye una gran cantidad de bloques de propiedad intelectual (IP) duros, lo que le permite diferenciarse y hacer más.
Capacidades de integración y diferenciación lógica
Ofrece un módulo lógico adaptativo (ALM) de ocho entradas y bloques de procesamiento de señales digitales (DSP) de precisión variable, lo que permite hasta 13,59 megabits (Mb) de memoria integrada.
Sistema de procesador físico (HPS) con procesador ARM® Cortex-A9® MPCore integrado
Estrecha integración de un procesador ARM® Cortex-A9® MPCore de doble núcleo, IP dura y una FPGA en un solo sistema en un chip (SoC) de Cyclone® V. Admite más de 128 Gbps de ancho de banda máximo con coherencia de datos integrada entre el procesador y la estructura FPGA.
Aplicaciones
Inalámbrico: Backhaul inalámbrico
La integración simplifica el diseño del sistema: transceptores 6G integrados, hardware PCIe, plataforma de interoperabilidad y suite de IP para funciones comunes. Reduce los costos operativos: 40 % menos de energía que las generaciones anteriores, 88 mW de potencia por canal y refrigeración térmica rentable.
Conducción autónoma y experiencia en el vehículo (IVE)
Los FPGAs y SoC de grado automotriz se pueden combinar o usar por separado para habilitar aplicaciones como el reconocimiento de gestos, los sistemas de monitoreo del conductor y la detección de punto ciego. También ofrecen flexibilidad, baja latencia, alto desempeño por vatio, seguridad funcional y ventajas de protección para aplicaciones del Sistema avanzado de asistencia al conductor (ADAS)/AD, como la ingesta de sensores, el preprocesamiento y la aceleración.
Características principales
Bloques de memoria integrados
- M10K: bloques de memoria de 10 kilobits (Kb) con código de corrección de errores suaves (ECC).
- Memory logic array block (MLAB): LUTRAM distribuido de 640 bits donde se puede utilizar hasta el 25 % de los ALMs como memoria MLAB.
E/S de propósito general
- Receptor de señalización diferencial de baja tensión (LVDS) de 875 megabits por segundo (Mbps) y transmisor LVDS de 840 Mbps.
- Interfaz de memoria externa de 400 MHz/800 Mbps.
- Terminación en chip (OCT).
- Soporte de 3,3 V con una potencia de unidad de hasta 16 mA.
Interfaz de memoria externa
En los dispositivos de sistema integrado en chip Cyclone® V, un controlador de memoria física adicional en el HPS admite dispositivos DDR3, DDR2 y LPDDR2 SDRAM.
Sistema de procesador físico (HPS)
El HPS consiste en un procesador Arm* Cortex* -A9 MPCore* de doble núcleo, un amplio conjunto de periféricos y un controlador de memoria SDRAM multipuerto compartido.
Enlaces relacionados
Recursos adicionales
Explore más contenido relacionado con dispositivos FPGA Altera® como placas de desarrollo, propiedad intelectual, asistencia y más.
Recursos de asistencia
Centro de recursos de entrenamiento, documentación, descargas, herramientas y opciones de asistencia.
Placas de desarrollo
Comience con nuestra FPGA y acelere su tiempo de comercialización con hardware y diseños validados por Altera.
Propiedad intelectual
Reduzca el tiempo de su ciclo de diseño con un amplio portafolio de núcleos IP y diseños de referencia validados por Altera.
Software de diseño de FPGA
Explore el software Quartus® Prime y nuestro conjunto de herramientas de mejora de la productividad para ayudarle a completar rápidamente sus diseños de hardware y software.
Póngase en contacto con un representante de ventas
Póngase en contacto con el departamento de ventas para cubrir sus necesidades de diseño y aceleración con productos FPGA Altera®.
Dónde comprar
Comuníquese hoy con un Distribuidor Autorizado Altera®.