Dispositivos Intel® eASIC™ N5X
Las innovaciones emergentes de hoy en día en aplicaciones inalámbricas 5G, en la nube y de almacenamiento, de IA y de perímetro requieren una amplia variedad de equipos nuevos y un tamaño ya no se adapta a todos. Los dispositivos Intel® eASIC™ N5X ofrecen una solución innovadora para la lógica personalizada que proporciona hasta un 50 % de potencia de núcleo menor,1 con un costo por unidad más bajo2 en comparación con las FPGAs, además de lograr un tiempo de llegada al mercado más rápido y menores costos de ingeniería no recurrentes en comparación con los ASICs basados en celdas.3 4
Solo Intel permite la lógica personalizada completa continua de FPGAs, ASICs estructurados y ASICs para crear equipos adaptados a los desafíos únicos de los requisitos del tiempo de llegada al mercado (TTM), los costos, la potencia, el volumen, el desempeño y la flexibilidad.
Dispositivos Intel® eASIC™ N5X
Información sobre productos y desempeño
Hasta un 50 % menos de energía con el mismo desempeño en comparación con FPGA (estimación de energía completada por Intel el 28 de julio de 2020). Para el cálculo de consumo de energía se utilizó el software de diseño Intel® Quartus® Prime 20.3 para FPGAs Intel® Agilex™ y proyecciones en entornos virtuales para dispositivos N5X. El dispositivo FPGA es FPGA Intel® Agilex™ AGF014 y el dispositivo Intel® eASIC™ N5X es N5X047. Las frecuencias de reloj de lógica y de memoria utilizadas son de 500 MHz y las frecuencias de alternancia son del 33 % para la lógica y del 50 % para la memoria en ambos dispositivos.
Menor costo unitario en comparación con FPGA (el costo unitario se basa en la lógica y la memoria equivalentes, E/S y transceptor implementado en dispositivos Intel® FPGA e Intel® eASIC™ con el mismo tamaño de paquete). Sus costos y resultados pueden variar.
Mitad del tiempo de desarrollo en comparación con ASIC (tiempo de desarrollo comparado con un ASIC basado en células en un nodo de proceso similar).
Menos uso de NRE y recursos de ingeniería (costos de ingeniería y NRE inferiores en comparación con circuitos integrados para aplicaciones específicas (ASIC) de celdas estándar debido a una menor cantidad de personalizaciones de capas de máscaras y la reducción de los pasos de diseño mediante matrices de base predefinidas en ASICs estructurados. Sus costos y resultados pueden variar.