Dispositivos Intel® eASIC™ N5X

Las innovaciones emergentes de hoy en día en aplicaciones inalámbricas 5G, en la nube y de almacenamiento, de IA y de perímetro requieren una amplia variedad de equipos nuevos y un tamaño ya no se adapta a todos. Los dispositivos Intel® eASIC™ ofrecen una solución innovadora para la lógica personalizada que ofrece hasta un 50 % de potencia de núcleo menor1 con un costo unitario menor2 en comparación con las FPGAal mismo tiempo que ofrece un tiempo de llegada al mercado más rápido y menores costos de ingeniería no recurrentes en comparación con los ASIC basados en celdas.3 4

Solo Intel permite la lógica personalizada completa continua de FPGAs, ASICs estructurados y ASICs para crear equipos adaptados a los desafíos únicos de los requisitos del tiempo de llegada al mercado (TTM), los costos, la potencia, el volumen, el desempeño y la flexibilidad.

Dispositivos Intel® eASIC™ N5X

N5X007 N5X015 N5X024 N5X047 N5X080
eCells (M) / Elementos lógicos (M) 0,70 1,47 2,38 4,65 8,77
Puertas ASIC equivalentes (M) 7 15 24 47 88
Memoria M10K 1752 3,684 6,004 11,780 22 268
Memoria M10K (Mbits) 17,94 37,72 61,48 120,63 228,02
Archivo de registro de 128b 12,488 26,180 42,560 82,992 154 770
Archivo de registro de 128b (Mbits) 1,6 3,35 5,45 10,62 19,81
Mega SRAM (MB) - - - - 8
Administrador de dispositivos seguros

Cifrado/autenticación de flujo de bits AES-256/SHA-256 para administrador de datos seguros, autenticación de código de inicio ECDSA 256/384, protección antimanipulación, 3 claves raíz de usuario independientes.

Arranque autenticado para el proveedor (VAB), almacenamiento de objetos de datos protegidos (SDOS), revocación de clave basada en tiempo y prioridad.

Sistema de procesador físico

Procesador Arm Cortex-A53 de cuatro núcleos y 64 bits de hasta 1,5 GHz con caché de datos/instrucción de 32 KB, coprocesador NEON, caché L2 de 1 MB, acceso directo a memoria (DMA), unidad de administración de memoria del sistema, unidad de coherencia de caché, controladores de memoria dura para DDR4/LPDDR4/LPDDR4x, USB 2.0 x 2, eMac* de 1 G x 3, UART x 2, SPI (interfaz periférica en serie) x 4, I2C x 5, temporizadores de propósito general x 7, temporizador guardián x 4.

-
SoC IO EMIF*/Pin Mux/independiente 140 / 48 / 24 140 / 48 / 24 140 / 48 / 24 140 / 48 / 24 -
GPIO máximo 416 560 682 682 1136
XCVR32 16 24 32 64 64
XCVR56 - - - - 8
PCIe de 5ᵃ Generación x 8 físico - - - - 8
MAC de 200 GbE físico - - - - 2
Tamaño del cuerpo
(mm x mm)
Nombre del paquete N5X007 N5X015 N5X024 N5X047 N5X080
27x27 FC676, FC1085 - - - -
29x29 FC780, FC1221 - - -
31x31 FC896 - -
35x35 FC1152 - -
40x40 FC1517 -
42,5x42,5 FC1760 - -
45x45 FC1932 - - - -
47,5x47,5 FC2205 - - - -
50x50 FC2397 - - - -
52,5x52,5 FC2601 - - - -

Información sobre productos y desempeño

1

Hasta un 50 % menos de energía con el mismo desempeño en comparación con FPGA (estimación de energía completada por Intel el 28 de julio de 2020). Para el cálculo de consumo de energía se utilizó el software de diseño Intel® Quartus® Prime 20.3 para FPGAs Intel® Agilex™ y proyecciones en entornos virtuales para dispositivos N5X. El dispositivo FPGA es FPGA Intel® Agilex™ AGF014 y el dispositivo Intel® eASIC™ N5X es N5X047. Las frecuencias de reloj de lógica y de memoria utilizadas son de 500 MHz y las frecuencias de alternancia son del 33 % para la lógica y del 50 % para la memoria en ambos dispositivos.

2

Menor costo unitario en comparación con FPGA (el costo unitario se basa en la lógica y la memoria equivalentes, E/S y transceptor implementado en dispositivos Intel® FPGA e Intel® eASIC™ con el mismo tamaño de paquete). Sus costos y resultados pueden variar.

3

Mitad del tiempo de desarrollo en comparación con ASIC (tiempo de desarrollo comparado con un ASIC basado en células en un nodo de proceso similar).

4

Menos uso de NRE y recursos de ingeniería (costos de ingeniería y NRE inferiores en comparación con circuitos integrados para aplicaciones específicas (ASIC) de celdas estándar debido a una menor cantidad de personalizaciones de capas de máscaras y la reducción de los pasos de diseño mediante matrices de base predefinidas en ASICs estructurados. Sus costos y resultados pueden variar.

5

El desempeño varía según el uso, la configuración y otros factores. Más información en www.Intel.la/PerformanceIndex.

6

Ningún producto o componente puede ser absolutamente seguro.