Fomentando un ecosistema chiplet para el futuro de la ley de Moore

El siguiente paso es un ecosistema de chiplet abierto y una interconexión ubicua a nivel de paquete.

Kurt Prestamista
Estratega del equipo de soluciones de tecnología IO

Para satisfacer la creciente demanda de más potencia informática, Intel y muchos de nuestros colegas en la industria de los semiconductores han llegado a la misma conclusión: el futuro de la innovación de chips radica en pasar a diseños modulares basados en bloques de construcción de "chiplet", esencialmente pasando de arquitecturas de chip de sistema en chip (SoC) a sistema en paquete (SoP).

La viabilidad de implementar sistemas complejos en troqueles monolíticos está llegando a sus límites físicos y económicos. Gordon Moore predijo este "Día del Ajuste de Cuentas" en su libro blanco seminal de 1965, "Abarrotar más componentes en circuitos integrados", escribiendo que a medida que la densidad y la complejidad de los chips progresaban, eventualmente "puede resultar más económico construir grandes sistemas a partir de funciones más pequeñas, que están empaquetadas e interconectadas por separado".

La creciente adopción del diseño modular de semiconductores por parte de la industria nos lleva al ámbito de SoP, brindando a los arquitectos una flexibilidad increíble para mezclar y combinar las mejores tecnologías ip y de proceso para cualquier producto dado. Intel ha estado enviando diseños basados en chiplets desde 2016 con FPGA Intel® Stratix10®. El diseño modular también es un componente clave de nuestra estrategia IDM 2.0, ya que utilizamos recursos de fundición internos y externos para construir nuestros productos mientras ofrecemos nuestros servicios de fundición a la industria. A finales de este año, nuestros clientes verán nuestros procesadores basados en azulejos de próxima generación en los SoC Sapphire Rapids y Ponte Vecchio. El éxito de este futuro en el diseño de semiconductores depende de que existan estándares abiertos para permitir la interoperabilidad en toda la cadena de suministro de semiconductores.

En su máxima expresión, SoP, las arquitecturas basadas en chiplet permiten a los diseñadores reunir tecnologías de diseño IP y de proceso de múltiples proveedores. Pero este nivel de modularidad y libertad de diseño solo funcionará si los diseñadores trabajan desde hardware estandarizado e interoperable. Hemos visto que este enfoque funciona una y otra vez con especificaciones de la industria ahora familiares, incluidas PCIe, CXL y USB. La mejor manera de lograr hardware estandarizado en múltiples proveedores es establecer una especificación única y abierta que todos puedan diseñar.

Es por eso que esta semana, Intel unió fuerzas con Advanced Semiconductor Engineering Inc. (ASE), AMD, Arm, Google Cloud, Meta, Microsoft Corp., Qualcomm Inc., Samsung y Taiwan Semiconductor Manufacturing Co. para lanzar el consorcio Universal Chiplet Interconnect Express (UCIe). El consorcio UCIe se centra en un único objetivo: crear un ecosistema abierto para permitir que los chiplets diseñados y fabricados en diferentes tecnologías de proceso por diferentes proveedores trabajen juntos cuando se integran con tecnologías avanzadas de envasado.

Lea más: Líderes de la industria fomentan un ecosistema abierto para el diseño basado en chiplets

Los chiplets brindan a los diseñadores una mayor flexibilidad, abren nuevas fronteras para la reutilización y permiten la innovación en precio, rendimiento y consumo de energía en todo el continuo de cómputo. Moore previó este día. Ahora, creemos que los chiplets son la clave para extender la Ley de Moore a través de la próxima década y más allá. Nuestros colegas del consorcio están de acuerdo. Y llegaremos al siguiente conjunto de avances informáticos más rápido si comenzamos por establecer una especificación bien definida. Con la experiencia de Intel en la construcción de estos sistemas, pudimos donar una especificación madura al consorcio que nos dio un lugar de partida. Después de los comentarios de los otros miembros fundadores, nuestro grupo de trabajo ratificó rápidamente una especificación 1.0 que funciona para todos.

La membresía en el Consorcio UCIe está abierta a todas las empresas de la industria que quieran ayudar a mejorar la especificación UCIe. Esperamos una rápida adopción entre nuestros colegas en toda la cadena de valor del silicio, y alentamos la participación de toda la industria en las futuras especificaciones de UCIe.

Pasar a una arquitectura de chiplet también traerá otros beneficios a la industria. Los clientes podrán aprovechar diferentes fabricantes más fácilmente para cualquier componente de sus soluciones, motivando a los fabricantes a ofrecer nuevos niveles de calidad, precio y servicio al cliente. La competencia se llevará a cabo en igualdad de condiciones, donde los productos y servicios sean los diferenciadores, no los ecosistemas restringidos artificialmente o la titularidad tecnológica.

UCIe es un componente crítico de la estrategia IDM 2.0 de Intel. Esta especificación se basa en el estándar abierto Advanced Interface Bus (AIB) de Intel para permitir una flexibilidad sin precedentes, una forma rápida y rentable de proporcionar soluciones y la capacidad de usar el chiplet adecuado para el trabajo, independientemente de quién lo haga. En el futuro, verá más diseños de SoP que cuentan con silicio Intel junto con chiplets de otras fundiciones. Es una nueva era de la arquitectura de semiconductores que pone a los diseñadores en control y continúa la visión de Moore de duplicar la potencia informática en el futuro previsible. No podríamos estar más orgullosos de ayudar a dar vida a este ecosistema abierto.

Para obtener más información sobre la especificación UCIe, descargar una licencia de evaluación o convertirse en miembro, visite el sitio web del consorcio UCIe.

Kurt Lender es estratega del equipo de soluciones de tecnología io en el grupo de centros de datos e inteligencia artificial de Intel Corporation.