No hay una vista previa disponible para este registro. Utilice las opciones disponibles “descargar” o “ver” para interactuar con el material
Descripción
Muestra cómo crear instancias de un puerto raíz o un punto final de IP físico en un FPGA Stratix® V. También proporciona un banco de pruebas DMA de encadenamiento y un diseño de ejemplo.