Pautas de optimización de tiempo de Arria® V

Descargar

FPGA Documentation Index Arria® V FPGAs and SoC FPGAs Support Arria® V FPGAs and SoC FPGAs Support

654468
2011-11-02
Public

Descripción

Este documento presenta pautas de optimización de temporización para un conjunto de escenarios críticos de ruta de temporización identificados en diseños de FPGA Arria® V.

Instrucciones de uso