653810
2012-08-05
Public
No hay una vista previa disponible para este registro. Utilice las opciones disponibles “descargar” o “ver” para interactuar con el material
Descripción
Describe la estructura de reloj jerárquica y múltiples PLL con características avanzadas en dispositivos Stratix® IV
Instrucciones de uso
Activos relacionados
Título y descripción
Formato
Idioma
Acción
Stratix® IV Device Handbook, Volume 1, Chapter 3: TriMatrix Embedded Memory Blocks
Describes TriMatrix embedded memory blocks in Stratix® IV devices
Stratix® IV Device Handbook, Volume 1, Chapter 6: I/O Features
Describes I/O Features in Stratix® IV Devices
Stratix® IV Device Handbook, Volume 1, Chapter 7: External Memory Interfaces
Describes external memory interfaces and their support in Stratix® IV Devices
Stratix® IV Device Handbook, Volume 1, Chapter 4: DSP Blocks
Describes DSP Blocks in Stratix® IV Devices