FPGA Stratix® V 5SEE9

Especificaciones

Especificaciones de exportación

Elementos fundamentales

Especificaciones de E/S

Especificaciones de paquete

Información complementaria

Pedidos y cumplimiento

Información sobre especificaciones y pedidos

Stratix® V 5SEE9 FPGA 5SEE9F45C2G

  • MM# 99A1HK
  • Código de especif. SRJH1
  • Código de pedido 5SEE9F45C2G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 697492

Stratix® V 5SEE9 FPGA 5SEE9F45C3G

  • MM# 99A1HM
  • Código de especif. SRJH3
  • Código de pedido 5SEE9F45C3G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 726088

Stratix® V 5SEE9 FPGA 5SEE9F45C4G

  • MM# 99A1HN
  • Código de especif. SRJH4
  • Código de pedido 5SEE9F45C4G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725572

Stratix® V 5SEE9 FPGA 5SEE9F45I2G

  • MM# 99A1HP
  • Código de especif. SRJH5
  • Código de pedido 5SEE9F45I2G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725684

Stratix® V 5SEE9 FPGA 5SEE9F45I3G

  • MM# 99A1HT
  • Código de especif. SRJH7
  • Código de pedido 5SEE9F45I3G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 725570

Stratix® V 5SEE9 FPGA 5SEE9F45I4G

  • MM# 99A1HW
  • Código de especif. SRJH9
  • Código de pedido 5SEE9F45I4G
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 726006

Retirados y descontinuados

Stratix® V 5SEE9 FPGA 5SEE9H40I3LN

  • MM# 969141
  • Código de especif. SR7NZ
  • Código de pedido 5SEE9H40I3LN
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 693369

Stratix® V 5SEE9 FPGA 5SEE9F45I3L

  • MM# 969758
  • Código de especif. SR864
  • Código de pedido 5SEE9F45I3L
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 694949

Stratix® V 5SEE9 FPGA 5SEE9H40I2N

  • MM# 969759
  • Código de especif. SR865
  • Código de pedido 5SEE9H40I2N
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 693869

Stratix® V 5SEE9 FPGA 5SEE9F45C4N

  • MM# 970655
  • Código de especif. SR8W2
  • Código de pedido 5SEE9F45C4N
  • Versión A1
  • ECCN 3A001.A.7.A
  • CCATS G171972
  • ID de contenido de MDDS 698413746296

Stratix® V 5SEE9 FPGA 5SEE9H40C2L

  • MM# 970656
  • Código de especif. SR8W3
  • Código de pedido 5SEE9H40C2L
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 697678

Stratix® V 5SEE9 FPGA 5SEE9H40C2LN

  • MM# 970657
  • Código de especif. SR8W4
  • Código de pedido 5SEE9H40C2LN
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 693397

Stratix® V 5SEE9 FPGA 5SEE9H40I3L

  • MM# 970658
  • Código de especif. SR8W5
  • Código de pedido 5SEE9H40I3L
  • Versión A1
  • ECCN 3A991
  • CCATS NA
  • ID de contenido de MDDS 701756

Información de cumplimiento de la normativa comercial

  • ECCN Varía según el producto
  • CCATS Varía según el producto
  • US HTS 8542390001

Información sobre PCN

SR864

SR8W5

SRJH5

SR8W4

SR8W3

SRJH7

SR8W2

SRJH9

SRJH1

SRJH3

SR865

SRJH4

SR7NZ

Controladores y software

Software y controladores más recientes

Descargas disponibles:
Todas

Nombre

Página / Ver todo

Fecha de lanzamiento

La fecha en que se presentó inicialmente el producto.

Litografía

Litografía se refiere a la tecnología de semiconducción que se utiliza para fabricar el circuito integrado, indicada en nanómetros (nm), y es un indicador del tamaño de las funciones incluidas en el semiconductor.

Elementos lógicos (LE)

Los elementos lógicos (LE) son las unidades de lógica más pequeñas de la arquitectura Intel® FPGA. Los LE son compactos y proporcionan características avanzadas con un uso lógico eficiente.

Módulos lógicos adaptables (ALM)

El módulo lógico adaptable (ALM, por sus siglas en inglés) es el componente lógico básico en los dispositivos FPGA de Intel® compatibles y está diseñado para maximizar el desempeño y la utilización. Cada ALM tiene varios modos de funcionamiento diferentes y puede implementar una variedad de diferentes funciones lógicas combinatorias y secuenciales.

Registros del módulo lógico adaptativo (ALM)

Los registros de ALM son aquellos bits de registro (biestables) que están contenidos en los ALM y se utilizan para implementar la lógica secuencial.

Bucles con bloqueo de fase de tejido y E/S (PPL)

Los PLL de tejido y E/S se utilizan para simplificar el diseño y la implementación de las redes de relojes del tejido de FPGA Intel®, y también las redes de relojes asociadas con las celdas de E/S en el dispositivo.

Memoria integrada máxima

La capacidad total de todos los bloques de memoria integrados en el tejido programable del dispositivo FPGA Intel®.

Bloques de procesamiento de señal digital (DSP)

El bloque de procesamiento de señal digital (DSP, por sus siglas en inglés) es el componente matemático básico en los dispositivos FPGA Intel® compatibles y contiene acumuladores y multiplicadores de alto desempeño para implementar una variedad de funciones de procesamiento de señales digitales.

Formato de procesamiento de señal digital (DSP)

Según la familia de dispositivos FPGA Intel®, el bloque DSP es compatible con diferentes formatos como punto flotante duro, punto fijo duro, multiplicar y acumular, y solo multiplicar.

Controladores de memoria física

Los controladores de memoria física se utilizan para habilitar los sistemas de memoria externa de alto desempeño conectados a FPGA Intel®. Un controlador de memoria física ahorra recursos de FPGA y potencia en comparación con el controlador de memoria virtual equivalente y es compatible con un funcionamiento de mayor frecuencia.

Interfaces de memoria externa (EMIF)

Protocolos de interfaz de memoria externa compatibles con el dispositivo FPGA Intel®.

Recuento máximo de E/S de usuarios

El número máximo de pines de E/S de propósito general en el dispositivo FPGA Intel®, en el paquete más grande.
† El recuento real puede ser menor según el paquete.

Compatibilidad con normas de E/S

Los estándares de interfaz de E/S de propósito general compatibles con el dispositivo FPGA Intel®.

Pares LVDS máximos

El número máximo de pares de LVDS que se pueden configurar en el dispositivo FPGA Intel®, en el paquete más grande. Consulte la documentación del dispositivo para conocer el recuento real de pares de RX y TX LVDS, por tipo de paquete.

Opciones de embalaje

Los dispositivos FPGA Intel® están disponibles en diferentes tamaños de paquetes, con diferentes cantidades de E/S y transceptores, para satisfacer los requisitos de sistema del cliente.